

JP 10-116061 A

Laid-open Date: May 6, 1998

[Claim 1] A multiple simultaneous display system, characterized by comprising: means for receiving signals for a display different from a digital display with a smaller scan size than a scan size of the digital display, the signals including a pixel data signal and a raster scan timing signal for generating on the digital display an image rendering period, a horizontal blanking period and a vertical blanking period, and possibly an unaddressed horizontal region and vertical region; a line clock system for generating a normal line clock pulse for the digital display in the image rendering period, and generating a high-speed line clock pulse for the digital display in the vertical blanking period to address the normally unaddressed vertical region; and a pixel clock system for generating a normal pixel clock pulse for the digital display in the image rendering period, and generating a high-speed pixel clock pulse for the digital display in the horizontal blanking period and the vertical blanking period to address the normally unaddressed horizontal region and vertical region.

- [Claim 2] A graphics controller characterized by comprising the multiple simultaneous system according to claim 1.
- [Claim 3] The multiple simultaneous display system according to claim 1, characterized in that the digital display comprises a liquid

crystal display.

[Claim 4] The multiple simultaneous display system according to claim 1, characterized in that the different display comprises a cathode ray tube.

[Claim 10] A multiple simultaneous display system, characterized by comprising: means for receiving signals for a display different from a digital display with a smaller scan size than a scan size of the digital display, the signals including a raster scan timing signal for generating an image rendering period, a horizontal blanking period and a vertical blanking period, and possibly an unaddressed horizontal region and vertical region; a line clock system for generating a normal line clock pulse for the digital display in the image rendering period, and generating a high-speed line clock pulse for the digital display in the vertical blanking period to address the normally unaddressed vertical region; and a pixel clock system for generating a normal pixel clock pulse for the digital display in the image rendering period, and generating a high-speed pixel clock pulse for the digital display in the horizontal blanking period and the vertical blanking period to address the normally unaddressed horizontal region and vertical region.

[Claim 11] A graphics controller characterized by comprising the multiple simultaneous display system according to claim 11.

[Claim 12] The multiple simultaneous display system according to claim 10, characterized in that the digital display comprises a liquid crystal display.

[Claim 13] The multiple simultaneous display system according to claim 10, characterized in that the different display comprises a cathode ray tube.

[Claim 19] A display control method, characterized by comprising the steps of: receiving a raster scan timing signal for a display different from a digital display with a smaller scan size than a scan size of the digital display; applying to the digital display a frame pulse for giving a command to the digital display to start image rendering, thereby generating an image rendering period, a horizontal blanking period and a vertical blanking period, and possibly an unaddressed horizontal region and vertical region; using a line clock system to apply to the digital display a normal line clock pulse in the image rendering period, and a high-speed line clock pulse in the vertical blanking period to address the normally unaddressed vertical region; and using a pixel clock system to apply to the digital display the normal pixel clock pulse in the image rendering period, and a high-speed clock pulse to address the normally unaddressed horizontal region and vertical region in the horizontal blanking period and the vertical blanking period.

[Claim 20] The display control method according to claim 19,


characterized in that the digital display comprises a liquid crystal display.

[Claim 21] The display control method according to claim 19, characterized in that the different display comprises a cathode ray tube.

[Problem to be solved by the Invention] A certain variety of general graphics controllers can perform control for simultaneously displaying a single image on two different monitors. For example, when displaying the single image on a cathode ray tube (CRT) or television (TV) display, the image can be displayed simultaneously on a liquid crystal display (LCD). Fig. 1 is a block diagram showing a multiple display system 100 of the prior art, in which an image is simultaneously displayed on an LCD 105 and a CRT or TV 110. order to control image processing and other functions of the system 100, a central processing unit (CPU) 125 based on a computer such as a Power Macintosh manufactured by Apple Computer, Inc. in Cupertino, CA or an IBM (R) PC manufactured by IBM in Armonk, NY is connected to a typical graphics controller 115 via a bus 130. In order to store and retrieve image data, the graphics controller 115 is connected to a video memory 120 via a bus 135, is connected to the CRT or TV 110 via a bus 140, and is connected to the LCD 105 via a bus 145. The graphics controller 115 sends a data signal, a line clock signal, a frame signal and a pixel clock signal over the bus

140 and the bus 145 to operate the CRT or TV 110 and the LCD 105, respectively. Since bandwidth to the video memory 120 is limited, the graphics controller 115 simultaneously sends the same image information from the video memory 120 to the LCD 105 and the CRT or TV 110.

(図1)



[FIG. 1]

105 LCD

110 CRT OR TV

115 GRAPHICS CONTROLLER

120 VIDEO MEMORY

125 CPU

130 BUS

DATA SIGNAL

LINE CLOCK SIGNAL

FRAME SIGNAL

PIXEL CLOCK SIGNAL



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-116061

(43) Date of publication of application: 06.05.1998

(51)Int.CI.

G09G 5/00 G09G 5/00

3/36 G09G

G09G 5/12

5/66 HO4N

(21)Application number: 09-259022

(71)Applicant : SEIKO EPSON CORP

24.09.1997 (22) Date of filing:

(72)Inventor: TUCKER DAVID M

LOW WILLIAM

(30)Priority

Priority number: 96 721087


Priority date: 24.09.1996

Priority country: US

(54) SIMULTANEOUSLY PLURAL IMAGE DISPLAY SYSTEM AND DISPLAY CONTROL METHOD

PROBLEM TO BE SOLVED: To generate image information for a part not addressed by generating a regular line clock pulse for a digital display in an image rendering period and generating a line clock pulse in a vertical blocking period for addressing a vertical

area. SOLUTION: A multiplexer(MUX) 525 outputs a regular pixel clock signal from a general pixel clock 510 in a raster formation period of an image area based on a control signal from control logic 540, and outputs a high speed pixel clock signal from a high speed pixel clock 505 in a horizontal blanking period. Then, the multiplexer 525 applies an output signal of a pixel clock system 500 to a horizontal shift register and a selectable type latch instead of the general pixel clock signal, and the high speed pixel clock signal clocks for the remaining selectable type latch corresponding to an area non addressed until the remaining selectable type latch captures respective blank data values.



LEGAL STATUS

[Date of request for examination]

06.12.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]



[Date of extinction of right]

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-116061

(43)公開日 平成10年(1998)5月6日


(51) [nt.Cl. 6	識別記号	庁内整理番号	FI			技術表示箇所
G09G 5/00	510		G09G 5/00	510	V	
0030 0700	520			520	V	
n /n r	020		3/36			
3/36			5/12			
5/12			HO4N 5/66		B	
HO4N 5/66				請求 請求項の数2	_	(全11頁)
(21)出願番号	特願平9-259	0 2 2	(71)出願人 000002369			
				セイコーエプソン		
(22)出願日	平成9年(199	7) 9月24日	東京都新宿区西新宿 2 丁目 4 番 1 号			
			(72)発明者	デービッド エム		
(31)優先権主張番号	08/721,0	8 7		カナダブリティッ	シュコロン	/ピア州バンク
(32)優先日	1996年9月2			ーバーウェストエ	イスアヴュ	933
(33)優先権主張国	米国 (US)		(72)発明者	ウィリアム ロー		
				カナダブリティッ	シュコロン	レビア州 パンク
				ーバーイーストペ	ンダースト	- リート164
				8		
			(74)代理人	弁理士 鈴木 喜	三郎 (タ	12名)
•			(, , , , , , , , , , , , , , , , , , ,			
						•
•						

(54) 【発明の名称】複数同時表示システム及びディスプレイの制御方法

(57)【要約】

【課題】一つの画像を例えばCRT及び液晶等のディジタルディスプレイに表示する場合に、アドレスされない領域が発生したり、全てアドレスしようとすると、縦横比が変わってしまったりしていた。

【解決手段】画像レンダリング期間にディジタルディスプレイに対して通常ラインクロックパルスを生成したの重直でアドレスされない垂直領域をアドレスプレイに対してディジタルディスプレイロング期間にディジタルディスプレイロックパルスを生成するラインクロッキングシステムはさらに、画像レンダリング期間にディジタルして通常画素クロックパルスを生成するでは、で対して高速画素クロックパルスを生成するで、スプレイに対して高速画素クロックパルスを生成するので、スプレイに対して高速画素クロックシステムを有する。



【特許請求の範囲】

【請求項1】ディジタルディスプレイの走査サイズに比 して、走査サイズの小さい異なるディスプレイに対する 信号であって、画像レンダリング期間、水平ブランキン グ期間及び垂直ブランキング期間、さらに可能性として アドレスされない水平領域及び垂直領域を、前記ディジ タルディスプレイに生じさせるような、画素データ信号 及びラスタスキャンのタイミング信号を受け取る手段 と、前記画像レンダリング期間に前記ディジタルディス プレイに対する通常のラインクロックパルスを生成し、 普通はアドレスされない前記垂直領域をアドレスするた めに、前記垂直ブランキング期間に前記ディジタルディ スプレイに対する高速ラインクロックパルスを生成する ラインクロックシステムと、前記画像レンダリング期間 に前記ディジタルディスプレイに対する通常の画素クロ ックパルスを生成し、普通はアドレスされない前記水平 領域及び前記垂直領域をアドレスするために、前記水平 プランキング期間及び前記垂直ブランキング期間に前記 ディジタルディスプレイに対する高速画素クロックパル スを生成する画素クロックシステムとを有することを特 20 徴とする複数同時表示システム。

【請求項2】請求項1に記載の複数同時システムを有することを特徴とするグラフィックスコントローラ。

【請求項3】前記ディジタルディスプレイが液晶ディスプレイからなることを特徴とする請求項1に記載の複数同時表示システム。

【請求項4】前記異なるディスプレイが陰極線管からなることを特徴とする請求項1に記載の複数同時表示システム。

【請求項5】前記異なるディスプレイがテレビからなることを特徴とする請求項Iに記載の複数同時表示システム。

【請求項6】前記ラインクロックシステムが、前記通常のラインクロックパルスを生成するための第1ラインクロックと、前記高速ラインクロックパルスを生成するための高速ラインクロックと、前記第1ラインクロックから前記通常のラインクロックパルスを受け取るために接続された第1の入力端子と、前記高速ラインクロックから前記高速ラインクロックパルスを受け取るために接続された第2の入力端子と、前記ディジタルディスプレイに接続された出力端子と、さらに前記画像レンダリング期間に、前記通常のラインクロックパルスが前記出力端子に渡され、前記垂直ブランキング期間に、前記高速ラインクロックパルスが前記出力端子に渡され、前記垂直ブランキング期間に、前記高速ラインクロックパルスが前記出力端子に渡されるように記載の複数同時表示システ

【請求項7】前記画案クロックシステムが、前記通常の 生成するためのラインクロックシステムと、前記画像レ画素クロックパルスを生成するための第1画案クロック ンダリング期間に前記ディジタルディスプレイに対すると、前記高速画素クロックパルスを生成するための高速 50 前記通常の画案クロックパルスを生成し、普通はアドレ

【請求項8】前記ディジタルディスプレイはN画素x M行の大きさのディスプレイであり、前記異なるディスプレイはA画素x B行のディスプレイでC画素x D行の画像サイズを有しており、システムは画素クロックパルスにつき1画素のみを処理し、前記高速ラインクロック及び前記高速画素クロックのスピードは、

【数1】

30

40

$$(N - C) * T_{HF} \le (A - C) * T_{HC}$$

 $T_{VF} \ge N \cdot T_{HF}$

$$(M - D) * T_{VF} \le (B - D) * T_{VC}$$

の式で計算され、この式においてTar,は前記高速画素クロックの期間で、Tar,は前記通常の画案クロックの期間、Trr,は前記高速ラインクロックの期間、Trr,は前記通常のラインクロックの期間であることを特徴とする請求項1に記載の複数同時表示システム。

【請求項9】高速ラインパルス数は、前記ディジタルディスプレイの走査サイズの垂直方向の寸法から画像の垂直方向の寸法を引くことにより計算され、高速画素パルス数は、前記ディジタルディスプレイの走査サイズの水平方向の寸法から画像の水平方向の寸法を引くことによって計算されることを特徴とする請求項1に記載の複数同時表示システム。

:

スされない前記水平領域及び前記垂直領域をアドレスするために、前記水平ブランキング期間及び前記垂直ブランキング期間に前記ディジタルディスプレイに対する前記高速画素クロックパルスを生成するための画素クロックシステムと、を含むことを特徴とする複数同時表示システム。

【請求項11】請求項目に記載の複数同時表示システムを有することを特徴とするグラフィックスコントローラ。

【請求項12】前記ディジタルディスプレイが液晶ディ 10 スプレイからなることを特徴とする請求項10に記載の複 数同時表示システム。

【請求項13】前記異なるディスプレイが陰極線管であることを特徴とする請求項10に記載の複数同時表示システム。

【請求項14】前記異なるディスプレイがテレビであることを特徴とする請求項10に記載の複数同時表示システム。

【請求項15】前記ラインクロックシステムが、前記通常のラインクロックパルスを生成するための第1ラインクロックと、前記高速ラインクロックパルスを生成するための高速ラインクロックと、前記第1ラインクロックがルスを受け取るために接続された第1の入力端子と、前記ディジタルディスプレイに接続された出力端子と、前記ディジタルディスプレイに接続された出力端子と、前記通常ラインクレルスで選択信号の印加によって前記画像レング期間に前記通常ラインクレルスが出力端子に渡され、前記垂直ブランキング期間に前記画でランキング期間に前記画でランキング期間に前記画でランキング期間に前記画でランキング期間に前記画でする制御端子を含むマルチプレクサと、からなることを特徴とする請求項10に記載の複数同時表示システム。

【請求項17】前記ディジタルディスプレイはSi画案x M 行の大きさのディスプレイであって、前記異なるディス 50 プレイはA画素x B行のディスプレイでC画素x D行の画像 サイズを有し、システムは前記画素クロックパルスにつ き!画素のみを処理し、前記高速ラインクロック及び前 記高速画素クロックのスピードは、

【数2】

$$(N - C) + T_{HF} \le (A - C) + T_{HC}$$

 $T_{VF} \ge N \cdot T_{HF}$

$$(M - D) \cdot T_{VF} \leq (B - D) \cdot T_{VC}$$

の式で計算され、この式においてT₁,は前記高速画素クロックの期間で、T₁,は前記通常の画素クロックの期間、T₁,は前記高速ラインクロックの期間、T₁,は前記通常のラインクロックの期間であることを特徴とする請求項10に記載の複数同時表示システム。

【請求項18】高速ラインパルス数は、前記ディジタルディスプレイの走査サイズの垂直方向の寸法から画像の垂直方向の寸法を引くことにより計算され、高速画素パルス数は、前記ディジタルディスプレイの走査サイズの水平方向の寸法から画像の水平方向の寸法を引くことにより計算されることを特徴とする請求項10に記載の複数同時表示システム。

【請求項19】ディジタルディスプレイの走査サイズに 比して走査サイズの小さい異なるディスプレイのための ラスタスキャンタイミング信号を受け取り、前記ディジ タルディスプレイに対して画像のレンダリングを開始す る命令を出すために前記ディジタルディスプレイにフレ ームパルスを印加し、それによって画像レンダリング期 間、水平ブランキング期間及び垂直ブランキング期間、 さらに可能性としてアドレスされない水平領域及び垂直 領域が生じ、ラインクロックシステムによって前記画像 レンダリング期間に通常のラインクロックパルスを、そ して普通はアドレスされない前記垂直領域をアドレスす るために前記垂直ブランキング期間に高速ラインクロッ クパルスを前記ディジタルディスプレイに印可し、画素 クロックシステムによって前記画像レンダリング期間に 前記通常の画素クロックパルスを、そして普通はアドレ スされない前記水平領域及び前記垂直領域をアドレスす るために前記水平ブランキング期間及び前記垂直ブラン キング期間に高速クロックパルスを前記ディジタルディ 40 スプレイに印加する各工程からなることを特徴とするデ ィスプレイの制御方法。

【請求項20】前記ディジタルディスプレイが液晶ディスプレイであることを特徴とする請求項19に記載のディスプレイの制御方法。

【請求項21】前記異なるディスプレイが陰極線管であることを特徴とする請求項19に記載のディスプレイの制御方法。

【請求項22】前記異なるディスプレイがテレビである ことを特徴とする請求項19に記載のディスプレイの制御 5

方法。

【請求項23】前記ラインクロックシステムが、前記通常のラインクロックパルスを生成するための第1ラインクロックと、前記高速ラインクロックパルスを生成するための高速ラインクロックと、前記第1ラインクロックための高速ラインクロックがルスを受け取るために接続された第1の入力端子と、前記高速ラインクロックがルスを受け取るために接続された第2の入力端子、前記ディジタルディスプレイに接続された出力端子と、さらに選択信号の印加によって対別記出力端子と、さらに選択信号の印加によってが前記画像レンダリング期間に前記通常のラインクロックパルスが前記出力端子に渡され、前記を直ブランキング期間に前記高速ラインクロックパルスが前記出力ボーング期間に前記高速ラインクロックパルスが前記出力ボーング期間に前記高速ラインクパルスが前記出サーブレイの制御方法。

【請求項24】前記画素クロックシステムが、前記通常の画素クロックバルスを生成するための第1画素クロックバルスを生成するための高速画素クロックバルスを生成するための高速画素クロックがルスを生成するための高速画素クロックが見いません。 前記通常の画素クロックが取るために接続された第1の入力を受け取るためがら前記高速を力がいる。 前記ディジタルディスレイに接続された第2の入力端子と、 さらに選択信号の画素クロックがルスを前記が出力が明問に前記通常の画素クロックがルスを前記に乗りに設立れ、前記がエブランが期間に対しました。 がいるなることを特徴とする請求項19に記載 30のディスプレイの制御方法。

【請求項25】前記ディジタルディスプレイがN画素x M 行の大きさのディスプレイであって、前記異なるディスプレイはA画素x B行のディスプレイでC画素x D行の画像サイズを有し、システムは画素クロックパルスにつきI 画素のみを処理し、高速ラインクロック及び高速画素クロックのスピードは、

【数3】

$$(N-C) \cdot T_{HF} \leq (A-C) \cdot T_{HC}$$

 $T_{VF} \ge N \cdot T_{HF}$

 $(M - D) * T_{VF} \le (B - D) * T_{VC}$

の式で計算され、この式においてT₁,は前記高速画素クロックの期間で、T₁,は前記通常の画素クロックの期間、T₁,は前記高速ラインクロックの期間、T₁,は前記通常のラインクロックの期間であることを特徴とする請求項19に記載のディスプレイの制御方法。

【請求項26】 高速ラインパルス数は、前記ディジタ

ルディスプレイの走査サイズの垂直方向の寸法から画像の垂直方向の寸法を引くことによって計算され、高速画素パルス数は、前記ディジタルディスプレイの走査サイズの水平方向の寸法から画像の水平方向の寸法を引くことによって計算されることを特徴とする請求項19に記載のディスプレイの制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願発明は一般的にはグラフィックス表示コントローラに関し、より具体的には、複数同時表示システム及びディスプレイの制御方法に関するものである。さらに具体的には、複数同時システムにおいてディジタルディスプレイを高速でクロッキングするシステム及びその方法に関する。

[0002]

【発明が解決しようとする課題】ある種の一般的なグラ フィックスコントローラは2つの異なるモニタに一つの 画像を同時に表示することを制御することができる。例 えば、一つの画像を陰極線管(CRT)又はテレビ(TV) 20 に表示すると同時にその画像を液晶ディスプレイ (LCD) に表示することができる。図1はLCD 105とCRT又はTV 1 10に同時に画像を表示する先行技術の複数表示システム 100を示すブロック図である。画像処理や他のシステム 100の機能を制御するためのカリフォルニア州クパティ ーノ市に在するアップルコンピュータ(Apple Compute r) 社製のパワーマッキントッシュ (Power Macintosh) 或いはニューヨーク州アーモンク市に在する[BM社製の[BM (R) PCといったコンピュータをペースにした中央演 算処理装置 (CPU) 125はバス130を介して典型的なグラ フィックスコントローラ115に接続されている。グラフ ィックスコントローラ!!5は画像データを格納及び検索 するためにバス135を介してビデオメモリ120に結合さ れ、バス140を介してCRT又はTV 110に、そしてバス145 を介してLCD 105に結合されている。グラフィックスコ ントローラ115は、バス140及びバス145でデータ信号、 ラインクロック信号、フレーム信号、画素クロック信号 を送りCRT又はTV 110及びLCD 105をそれぞれ動作させ る。ビデオメモリ120へのバンド幅が限られているの で、グラフィックスコントローラ115は同じ画像情報を 40 ビデオメモリ120からLCD 105及びCRT又はTV 110に同時 に転送する。

【0003】LCD 105の解像度がCRT又はTVと異なる場合、重大な問題が生じる。 NTSC (National Television Standards Committee) の規格に従ったTVは、画像サイズが754画案x 486行で、走査サイズは910画案x 525行である。例えばほぼ1024画案x 768行というようにLCDの走査サイズの方が大きいことがある。TVにはまた非常に厳密なタイミングが要求され、LCDのタイミングはそれに従わなければならない。典型的なLCD 105の 走査サイズはTVの走査サイズより大きいから、LCD全体

が完全にアドレスされることにはならない。つまり、 10^2 - 910^2 = 114 画素と、 168^2 - 108^2 -

【0004】典型的な640画素x 480行の画像空間を実現するソフトウェアを走らせるには、800画素x 525行の走査サイズを有するCRT 110が好ましい。従って、LCD及びCRTを同時に使用すると、LCDとTVを同時に使用すると、LCDとTVを同時に使用する。 現在の多周波数CRTの中にはシステム設計者がLCD 105とCRT 110の両方のタイミング要件を満たすように選択できる可変走査速度を有するものがあるが、この解決とでは欠点がある。例えば、ディスプレイの解像度より細かい画像の走査速度を用いると、画像は小さく現れてディスプレイ全体がいっぱいにならない。縮小画像を表出てディスプレイ全体がいっぱいにならない。縮小画像を形がいる場合では画素間複写処理を行ったり画素間補間処理をしたりするが、こうした処理をすると縦横比が変わって好ましくない。

【0005】図2に、TV 110の走査速度に基づいて画像情報を受け取る場合の、大きさが1024画素x 768行の先行技術による単一パネルの単純またはアクティブマトリックスのLCD 105を詳細に示す。LCD 105は、水平シフトレジスタ205、1024個の選択可能型ラッチ210、1 x 1024の統合ラッチ215、1024個の画素ドライバ220、垂直シフトレジスタ225、768個のラインドライバ230、そしてディスプレイ235を有する。CRT 110の走査速度に基づくディスプレイ235の領域はTV 110の走査速度に基づく表示領域235と類似していることが当業者なら分かるであろう。

【0006】水平シフトレジスタ205は画素クロック信 号を入力端子SHIFT。で、ラインクロック信号を入力端子 IN。で受け取る。画素クロック信号に基づき、水平シフ トレジスタ205は対応する選択可能型ラッチ210が入って くる画素データ信号を格納できるようにする。例えば、 水平シフトレジスタ205は第1の画素クロック信号を受け 取り、よって第1の選択可能型ラッチ210が表示メモリ12 0(図1)から検索される第1画素データ信号を格納でき るようにする。次の画素クロック信号を受け取ると、水 平シフトレジスタ205は第1選択可能型ラッチ210にキャ プチャされている値の変更を禁止し、第2の選択可能型 ラッチ210が次に入ってくる画素データ信号をキャプチ ャできるようにする。選択可能型ラッチ210はそれぞれ 画素クロック信号と同期している。このプロセスは選択 可能型ラッチ210が一行の画素情報をキャプチャし終え るまで続く。ラインクロック信号を受け取ると、統合ラ ッチ215は選択可能型ラッチ210からのその一行の画素デ ータを格納し、水平シフトレジスタ205は選択可能型ラ ッチ210が新たな一行の画案データを再びキャプチャで きるようにし、さらにこのプロセスが次の一行の画像画 **索データに対して繰り返される。**

【0007】統合ラッチ215はキャプチャした一行の画 素データを画素ドライバ220を介して並列で渡し、ディ スプレイ235に一行を形成する。ラインクロック信号に 基づき、垂直シフトレジスタ225はディスプレイ235のど の行がその一行の画素データを受け取るかを決める。入 カ端子INでフレーム信号を受け取ると、垂直シフトレ ジスタ225は第1のラインドライバ230を用いてディスプ レイ235の第1行が次の行の画案データをキャプチャでき るようにする。垂直シフトレジスタ225はラインドライ 10 バ230の一番目を用いてディスプレイ235の第1行が次の 行の画素データを受け取れるようにする。連続するライ ンクロック信号毎に、垂直シフトレジスタ225は前の行 を使用不能にし、連続ラインドライバ230を用いてディ スプレイ235の連続する一行が次の行の画素データを受 け取れるようにする。ディスプレイ235にインタレース 方式が使用されている場合、垂直シフトレジスタ235は2 行シフトする。所定の一行の画素情報が表示されている 間、水平シフトレジスタ205及び統合ラッチ215は次の行 のための画素情報を検索しキャプチャする。このプロセ スが画像情報の各フレーム毎に繰り返される。

【0008】図3に示すのは、一般的な1024画素x 768行のLCDに画像フレームをレンダリング(描画)するタイミング図である。グラフィックスコントローラ115(図1)は画像フレームの開始を示すフレーム信号を生成し、その後画像フレーム内のそれぞれの行の画素データを受け取ったことを示す一連の768のラインクロックパルスとしてラインクロック信号を生成する。各ラインクロックパルスの後に、グラフィックスコントローラ115はその行のそれぞれの画素に対する画素データを同時に30 受け取ったことを示す一連の1024の画素パルスとして画素クロック信号を生成する。768番目のラインクロックパルスを受け取った後、垂直シフトレジスタ225は新たなフレームパルスを送り、次のフレームのためにこのプロセスを繰り返す。

【0009】グラフィックスコントローラ115(図1)が TV 110の走査サイズ及びタイミング要件をLCD 105に適 用するなら、ディスプレイ235は画像240と、水平方向の ブランク領域247及び垂直方向のプランク領域245をレン ダリングし、水平方向のアドレスされない領域250及び 40 垂直方向のアドレスされない領域255が含むことにな る。図4はブランク領域245、247及びアドレスされない 領域250、255の生成を示すタイミング図である。グラフ ィックスコントローラ115はフレーム信号を生成した 後、垂直方向の走査サイズを表す一連の525だけのパル スとしてラインクロック信号を生成する。TV 110の画像 サイズは486行だから、525行の走査線のうち486だけが データを含む。残る39行の走査線は垂直方向のブランク 領域245であり、垂直方向のブランク領域245をレンダリ ングするのに要する時間を「垂直プランキング期間」と 50 称する。さらに、LCD 105ではフレーム毎に768行の走査

20

30

40

線があるから、768行のLCD走査線のうち525行だけがア ドレスされ、残る243行の線は垂直方向のアドレスされ ない領域255となる。

【0010】各ラインパルス後、グラフィックスコント ローラ115は水平方向の走査サイズを表す一連の910のパ ルスとして画素クロックを生成する。TV 110の画像サイ ズは754画素だから、残る156画素は水平方向のブランク 領域247となり、水平方向のプランク領域247の各行をレ ンダリングするのに要する時間を「水平ブランキング期 間」と称する。さらに、LCD 105では行毎に1024の画素 を含むから、1024のうち910の画案だけがアドレスさ れ、残る114の画素は水平方向のアドレスされない領域2 50となる。

【0011】アドレスされない領域をサポートするシス テムにおいて水平シフトレジスタ205及び垂直シフトレ ジスタ225を用いることから生じる重大な問題は画像エ コーの問題である。シフトレジスタ205及び225はアドレ スされない領域250及び255のそれぞれに全く同じ画像部 分をエコーする。つまり、ラインクロックパルスを受け 取ると、一般的な水平シフトレジスタ205は、現在使用 可能になっている選択可能型ラッチ210を使用不能にし ないまま、選択可能型ラッチ210の一番目が新しい画素 データをキャプチャするのをまた可能にする。同様に、 フレーム信号を受け取ると、垂直シフトレジスタ225 は、現在使用可能になっているラインを使用不能にしな いで、ディスプレイ235の第1行が新たな一行の画素デー タを表示するのを可能にする。そのため、図2の例で見 ると、最初の114個の画素がアドレスされない画素位置9 11から1024にエコーされ、最初の243行の画素データが アドレスされない行526から768にエコーされる。

【0012】従って、水平及び垂直ブランキング期間 に、LCDなどディジタルディスプレイを制御しディジタ ルディスプレイのアドレスされない部分のための画像情 報を生成するシステム及び方法が求められている。

[0013]

【課題を解決するための手段】本願発明は、CRT或いはT Vなど走査サイズの小さい表示装置のラスタスキャンの タイミング要件を用いる際、可能性としてアドレスされ ない水平方向及び垂直方向の領域をアドレスするため に、液晶ディスプレイ(LCD)などディジタルディスプレ イに対して高速でクロッキングするシステム及び方法を 提供することにより今までのシステムの限界及び欠陥を 克服するものである。クロッキングシステムは、画像が レンダリングされている間ディジタルディスプレイに対 する通常ラインクロックパルスを生成し、普通はアドレ スされない垂直領域をアドレスするために垂直ブランキ ング期間にディジタルディスプレイに対する髙速ライン クロックパルスを生成するラインクロックシステムを含 む。クロッキングシステムはさらに、画像レンダリング 期間にディジタルディスプレイへの通常画素クロックパ 50 グラフィックスコントローラ115の一般的なクロックシ

ルスを生成し、普通はアドレスされない水平及び垂直領 域をアドレスするために水平及び垂直ブランキング期間 にディジタルディスプレイに対する高速画素クロックパ ルスを生成する画案クロックシステムを有する。

【0014】クロッキングシステムは、通常のラインク ロックから通常のラインクロックパルスを受け取るため に接続された第1の入力端子と、高速ラインクロックか ら髙速ラインクロックパルスを受け取るために接続され た第2の入力端子、ディジタルディスプレイに接続され た出力端子、さらに画像レンダリング期間に通常のライ ンクロックパルスが出力端子に渡され、垂直ブランキン グ期間に髙速ラインクロックパルスが出力端子に渡され るようにする制御端子を有するマルチプレクサを用い

【0015】さらに、クロッキングシステムは、一般的 な画素クロックから通常の画素クロックパルスを受け取 るために接続された第1の入力端子と、高速画素クロッ クから髙速画素クロックパルスを受け取るために接続さ れた第2の入力端子、ディジタルディスプレイに接続さ れた出力端子、さらに選択信号の印加によって画像レン ダリング期間に通常の画素クロックパルスが出力端子に 渡され、水平及び垂直ブランキング期間に高速画素クロ ックパルスが出力端子に渡されるようにする制御端子を 有するマルチプレクサを用いる。

【0016】N画素x M行の大きさのディジタルディスプ レイと、C画素x D行の画像サイズを有するA画素x B行の 異なる表示装置とがあるとすれば、画素クロックパルス につき一つの画案だけを渡すための髙速ラインクロック。 及び高速画素クロックの速度は下記の式によって計算さ れる。この式において、Tarは高速画素クロックの期間 で、「」、は通常の画素クロックの期間、「、、は高速ライン クロックの期間、Tvcは通常のラインクロックの期間で ある。

[0017]

【数4】

$$(N - C) \cdot T_{HF} \le (A - C) \cdot T_{HC}$$

 $T_{VF} \ge N \cdot T_{HF}$

$$(M - D) \cdot T_{VF} \leq (B - D) \cdot T_{VC}$$

[0018]

【発明の実施の形態】本願発明は、複数の表示装置を同 時に使用し易くすることによって図1に関して先に説明 した一般的な同時複数表示システム100を改良する。複 数の表示装置には、液晶ディスプレイ (LCD) 105などの ディジタルディスプレイと、ラスタスキャンのサイズが ディジタルディスプレイに比べて小さい陰極線管 (CRT) 又は[11]のなどのディスプレイがある。

【0019】図5Aは、他の点では一般的なコンピュータ

ステムを置き換える本願発明による画素クロックシステム500を示すプロック図である。画素クロックシステム500は、高速画素クロック505からライン515で高速画素クロック信号を、一般的な画素クロック510からライン520で通常の画素クロック信号を、そして制御ロジック540からライン530で制御信号DE,を受け取るマルチプレクサ(MUX)525を含む。制御信号DE,に基づき、マルチプレクサ(MUX)525は高速画素クロック信号か通常画素クロック信号かのいずれかを画素クロック出力信号としてライン535で渡す。

【0020】ディスプレイ235(図2)の画像領域240のラスタ化の期間に、制御ロジック540はマルチプレクサ(MUX)525に対して一般的な画素クロック510から通常画素クロック信号を画素クロック出力信号としてライン535で渡すよう命令する。しかしながら、水平プランキングの期間、制御ロジック540はマルチプレクサ(MUX)525に対し高速画素クロック505から高速画素クロック信号を画素クロック出力信号としてライン535で渡すよう命令を出す。画素クロックシステム500の画素クロック出力信号が一般的な画素クロック信号に代わって水平シフトレジスタ205及び選択可能型ラッチ210に印加される。

【0021】高速画素クロック信号は、残りの選択可能型ラッチ210がそれぞれ「ブランク」のデータ値(例えば、黒のバックグラウンド)をキャプチャするまで、水平方向のアドレスされない領域250に対応する残りの選択可能型ラッチ210に対してクロッキングする。図2の例において、水平ブランキング期間に高速画素クロック信号は270個の(つまり、画素755から画素1024まで)短いパルスを含む。ブランキング期間のデータは既にブラン30クのデータ値に設定されているから、データブロックを変更する必要がない。

【0022】図58は、本願発明によるコンピュータグラフィックスコントローラのラインクロックシステムを示すプロック図である。ラインクロックシステム550は、高速ラインクロック555からライン565で高速ラインクロック6号を、一般的なラインクロック560からライン570で通常のラインクロック信号を、そして制御ロジック590からライン580で制御信号DE、を受け取るマルチプレクサ(MUX)575を含む。制御信号DE、に基づき、マルチプレクサ(MUX)575は高速ラインクロック信号か通常のラインクロック信号かのいずれかをラインクロック信号出力としてライン585で渡す。

【0023】画素クロックシステム500と同様に、ディスプレイ235で画像領域がラスタ化されている問、制御ロジック590はマルチプレクサ(MUX) 575に対し一般的なラインクロック560から通常のラインクロック信号を画素クロック出力信号としてライン585で渡すよう命令を出す。垂直プランキングの期間に、制御ロジック590はマルチプレクサ(MUX) 575に対し高速ライン

クロック555から高速ラインクロック信号をラインクロック信号出力としてライン585で渡すよう命令を出す。 ラインクロックシステム550のラインクロック信号出力が、水平シフトレジスタ205及び統合ラッチ215、垂直シフトレジスタ225への一般的なラインクロック信号に取って代わる。

【0024】高速ラインクロック信号によって、垂直シフトレジスタ225はディスプレイ235の行がそれぞれブランクのデータ値を表示するまで垂直方向のアドレスされ ない領域255に対応する残りのラインドライバ230をシフトさせることができる。図2の例において、垂直ブランキング期間に高速ラインクロック信号は282の(つまり、ブランク領域245の行487から768まで)短いバルスを含む。

【0025】図6は、画素クロックシステム500 (図5 A) 及びラインクロックシステム550 (図5B) を使用して NTSC TVモードで1024画素x 768行の画像フレームの、最 初の486行をレンダリングするタイミング図である。変 更されたグラフィックスコントローラ115 (つまり、画 素クロックシステム500とラインクロックシステム550を 取り入れたもの) は一般的なフレーム信号を生成する。 TV 110の画像の高さは486行だから、データ信号は一連 の486個のデータ要素を示し、その後にブランク領域245 の39行を表す「ブランク」データ信号が続く。従って、 ラインクロックシステム550は、入ってくる486のデータ 要素と同期した一連の486の一般的なパルスとしてライ ン585でラインクロック信号を渡すが、LCD 105には768 行の走査線があるから垂直プランキング期間に282の短 いパルスを渡す。連続する一般的なラインパルスとライ ンパルスの間のタイムをクロック期間「いこと称する。

【0026】最初の486行では、TV 110の画像は754画素 幅だから、データ信号は一連の754のデータ要素を含 み、その後にプランク領域247の156の画素位置を表す 「ブランク」データ信号が続く。従って、改良されたグ ラフィックスコントローラ115は画素クロックシステム5 00を用いて入ってくる754のデータ要素と同期した一連 の754の一般的パルスとしてライン585で画素クロック信 号出力を渡すが、LCDは一行に1024の画案を有するから 水平ブランキング間隔に270の短いパルスを渡す。一般 40 的画案クロックの時間を期間T_m、と称し、高速画案クロ ックの時間を期間「」、と称する。従って、270の画素を 「高速クロッキングする」のに要する時間はTVの水平ブ ランキング間隔以下、つまり270(T_{*},) ≦156(T_{*},)でな ければならない。この公式に基づくと、約28 MHzの一般 的なNTSCのTV画素クロックスピードに対して、高速画素 クロックスピードは約48 MHz以上でなければならない。 【0027】図7は、図5Aの画案クロックシステムと図5 Bのラインクロックシステムを用いてNTSC TVモードで10 24 画 素 x 768 行のLCD 画像フレームの 最後の 282 行をレン

50 ダリングするタイミング図である。データ信号は行487

【0031】本願発明の好適な実施例についての上記の 説明は一つの例にしかすぎず、本願発明によって上述の 実施例及び方法以外に様々な変更が可能である。LCDタ イプのモニタとの関連において説明してきたけれども、 本願発明はプラズマパネルディスプレイやELパネルディ スプレイなどディジタルインタフェース及びディジタル クロック式のタイミングを用いるいかなるディジタルデ ィスプレイでも実現できる。さらに、LCDディスプレイ の左上角の画像空間との関連において説明してきたけれ ども、本願発明は中央画像空間のディスプレイを用いて 実現することができる。そうしたシステムにおいて、LC Dディスプレイには左右、水平及び垂直のブランキング 期間及びアドレスされない領域があり、グラフィックス コントローラは対応する制御ロジック540、590を有する であろう。さらに、画素クロックパルスにつき一つの画 素だけしか処理しない場合に関連して説明してきたが、 本願発明は画素クロックパルスにつき複数の画素を処理 するシステムにおいても実現できる。 【0032】本願発明の構成要素は、プログラムされた

から525に対するブランク値に等しく、行526から768に 対しては存在しないから、変更グラフィックスコントロ ーラ115は画案クロックシステム500とラインクロックシ ステム550を用いて垂直プランキング期間に残りの282行 のそれぞれに対して1024の高速画素クロックパルスを生 成する。より具体的には、487番目の行では、画素クロ ックシステム500は高速画素クロック505を用いて選択可 能型ラッチ210のそれぞれにブランク値をキャプチャす るため1024の高速画素パルスを生成する。ラインクロッ クシステム550は高速ラインクロック555を用いて残りの 10 282行のそれぞれに対する短いパルスを生成する。従っ て、高速ラインクロックの期間Tv.は、1024の高速画素 パルスを生成するのに要する時間と等しいかそれ以上で なければならない。つまり、 $T_{r,r} \ge 1024(T_{r,r})$ でなけれ ばならない。LCD 105の残りの282行のラインのそれぞれ を完全にブランクにするには、282行を「高速クロッキ ングする」のに要する時間はTVの垂直ブランキング期間 と等しいかそれ以下でなければならない。つまり、282 (Trr): 39(Trr)でなければならない。一般的TVのライ ンクロックスピードがおよそ910画素につき28 MHz、つ まり0.03 MHzであるとすれば、高速ラインクロックのス ピードは約0.217 MHz以上でなければならない。高速ラ インクロックスピードが0.217 MHzだとしたら、高速画 素クロックのスピードは222 MHz以上でなければならな い。そうすると、高速画素クロックスピードが48 MHz以 上でなければならないとする既定の計算にかなう。従っ て、高速画素クロックスピードは222 MHz、高速ライン クロックスピードは0.217 MHzを使用する。

【0032】本願発明の構成要素は、プログラムされた 汎用ディジタルコンピュータを用いて、アプリケーション固有の集積回路を用いて、或いは相互接続された一般 的構成要素及び回路のネットワークを用いて、実現する ことができる。本明細書で説明した実施例は例証するために提示されたものであり、それだけに限定されること を意図するものではない。上述の教えに鑑み、数多くの 変形・変更が考えられる。本システムは上に記載の特許 請求の範囲によってのみ限定される。

【0028】一般論として、N画素x M行の大きさのLCD 105と、画像サイズがC画素x D行でA画素x B行のTVがあるとすれば、高速ラインクロック及び高速画素クロックのスピードは次の式で計算される。

【図面の簡単な説明】

[0029]

【数5】

 $(N - C) * T_{HF} \le (A - C) * T_{HC}$

 $T_{VF} \ge N \cdot T_{HF}$

 $(M - D) * T_{VF} \leq (B - D) * T_{VC}$

図1は、従来例による複数同時コンピュータグラフィッ クス表示システムを示すプロック図である。図2は、図1 30 における従来例によるLCD及びその駆動回路を示すプロ ック図である。図3は、従来例による1024画素x 768行の LCDの画像フレームのレンダリングを示すタイミング図 である。図4は、図2における従来例によるディスプレイ でのブランク領域及びアドレスされない領域の生成を示 すタイミング図である。図5Aは、本願発明の実施例によ るコンピュータグラフィックスコントローラの画案クロ ックシステムを示すプロック図である。図5Bは、本願発 明の実施例によるコンピュータグラフィックスコントロ・ 40 ーラのラインクロックシステムを示すプロック図であ る。図6は、図5Aの画素クロックシステム及び図5Bのラ インクロックシステムを用いてNTSC TVモードで1024画 素x 768行のLCDの画像フレームの最初の486行をレンダ リングするタイミング図である。図7は、図5Aの画案ク ロックシステム及び図5Bのラインクロックシステムを用

いてNTSC TVモードで1024画素x 768行のLCDの画像フレ


ームの最後の282行をレンダリングするタイミング図で

上の画像を示すブロック図である。


ある。図8は、本願発明の実施例の動作により生じるLCD

【0030】図8は、LCD 105のディスプレイ235上に表示されることになる画像を示すブロック図である。図2のディスプレイ235の図と比べて、754画素x 486行の画像240は1024画案x 768行のLCDディスプレイの相変わらず左上角にある。しかしながら、本実施例では水平ブランキング領域805及び垂直ブランキング領域810は、以前の水平ブランキング領域247及び垂直ブランキング領域245、アドレスされない水平領域250、さらにアドレスされない垂直領域255を含んでおり、画像エコーが完全になくなっている。


【図1】




【図2】







【図4】



【図7】

